(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-350439 (P2001-350439A)

(43)公開日 平成13年12月21日(2001.12.21)

(51) Int.Cl. ⁷	•	識別記号	FΙ		5	-7]-1*(参考)
	3/20	6 4 1	G 0 9 G	3/20	641A	5 C 0 5 8
					641Q	5 C 0 8 0
	3/32			3/32	Α	
H 0 4 N	5/66	103	H 0 4 N	5/66	103	
			*** ****		芸寺頂の祭10 〇	. (人 17 哲)

審査請求 未請求 請求項の数10 OL (全 17 員)

(21)出願番号 特願2000-168649(P2000-168649)

(22)出顧日 平成12年6月6日(2000.6.6)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 高木 祐一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053

弁理士 佐藤 隆久

Fターム(参考) 50058 AA13 BA01 BA07 BA09 BB01

BB04

50080 AA07 BB05 DD22 DD26 DD27 EE29 GG08 HH14 JJ02 JJ04


JJ05

(54) 【発明の名称】 変調回路およびこれを用いた画像表示装置

(57)【要約】

【課題】 輝度データのピット数を増やしたり、輝度データに補正等の前処理を加えることなく、輝度データと LEDの発光輝度の関係をCRTのガンマ特性の特性に 合わせて設定できる

【解決手段】 A/Dコンバータ4でバイナリコードに変換された輝度データSvは、制御部3においてシリアルデータに変換されて、縦続接続された各パルス幅変調回路1へ出力される。各パルス幅変調回路1において輝度データSvに応じたバルス長のパルス電流が生成され、各パルス幅変調回路1に接続されているLED2がこの電流で駆動されて発光する。またこのパルス電流の振幅は、パルス電流の周期をクロック信号によって計数するカウンタの計数値に応じて可変される。これにより、LED2に流れるパルス電流の時間的平均値と輝度データの関係を、CRTのガンマ特性に合わせることができる。



【特許請求の範囲】

【請求項1】 入力データに応じて変調した、所定の周期のパルス信号を出力する変調回路であって、

上記周期における位相に応じた位相データを生成する位相データ生成回路と、

上記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において、上記パルス信号のレベルを、上記周期における位相に応じた第1のレベルまたは所定の第2のレベルに切り換えて出力するパルス信号出力回路とを有する変調回路。

【請求項2】 上記パルス信号出力回路は、

上記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において切り換え信号を出力する切り換え信号生成回路と、

上記第1のレベルを有する第1の信号を生成する第1の 信号生成回路と、

上記第2のレベルを有する第2の信号を生成する第2の 信号生成回路と、

上記切り換え信号に応じて、上記第1の信号または上記 第2の信号を切り換えて出力する切り換え回路とを含む、

請求項1に記載の変調回路。

【請求項3】 上記パルス信号出力回路は、

クロックパルスを計数し、計数値が所定の計数値に達した場合、当該計数値を所定の初期値にリセットして再び 当該クロックパルスを計数するクロック計数回路を含

上記位相データ生成回路は、上記計数値に応じた上記位 相データを生成し、

上記第1の信号生成回路は、上記計数値に応じたレベル を有する上記第1の信号を生成する、

請求項2に記載の変調回路。

【請求項4】 入力データに応じて変調した、所定の周期のパルス信号を出力する変調回路であって、

上記パルス信号の振幅を切り換えるべき複数の所定の位相と上記入力データが指定する位相とをそれぞれ比較し、上記入力データが指定する位相より進んでいる上記所定の位相と上記入力データが指定する位相との位相差に応じたパルス長データ、および当該所定の位相に対応して設定したパルス振幅データを、当該所定の位相において出力するパルスデータ出力手段と、

上記パルス長データおよび上記パルス振幅データの入力 に応じて所定の初期値からクロックパルスの計数を開始 し、当該クロックパルスの計数値と当該パルス長データ の値を比較し、当該計数値が上記所定の初期値および当 該パルス長データと等しくなる時点において、上記パル ス信号のレベルを、上記パルス振幅データに応じた第1 のレベルまたは所定の第2のレベルに切り換えて出力す るパルス信号出力回路とを有する変調回路。

【請求項5】 上記パルス信号出力回路は、

上記パルス長データおよび上記パルス振幅データの入力 に応じて所定の初期値からクロックパルスの計数を開始 するクロック計数回路と、

2

上記クロック計数回路による計数値と上記パルス長データの値を比較し、当該計数値が上記所定の初期値および 上記パルス長データと等しくなる時点において切り換え 信号を出力する切り換え信号生成回路と、

10 上記第1のレベルを有する第1の信号を生成する第1の信号生成回路と、

上記第2のレベルを有する第2の信号を生成する第2の 信号生成回路と、

上記切り換え信号に応じて、上記第1の信号または上記 第2の信号を切り換えて出力する切り換え回路とを含

請求項4に記載の変調回路。

【請求項6】 入力データに応じて変調した所定の周期 のパルス信号を受けて、当該パルス信号のレベルに応じ 20 た輝度で発光する発光素子を有する画像表示装置であっ て

上記周期における位相に応じた位相データを生成する位相データ生成回路と、

上記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において、上記パルス信号のレベルを、上記周期における位相に応じた第1のレベルまたは所定の第2のレベルに切り換えて出力するパルス信号出力回路とを有する変調回路。

30 【請求項7】 上記パルス信号出力回路は、

上記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において切り換え信号を出力する切り換え信号生成回路と、

上記第1のレベルを有する第1の信号を生成する第1の 信号生成回路と、

上記第2のレベルを有する第2の信号を生成する第2の 信号生成回路と、

上記切り換え信号に応じて、上記第1の信号または上記 40 第2の信号を切り換えて出力する切り換え回路とを含む、

請求項6に記載の変調回路。

【請求項8】 上記パルス信号出力回路は、

クロックパルスを計数し、計数値が所定の計数値に達した場合、当該計数値を所定の初期値にリセットして再び 当該クロックパルスを計数するクロック計数回路を含 み

上記位相データ生成回路は、上記計数値に応じた上記位 相データを生成し、

0 上記第1の信号生成回路は、上記計数値に応じたレベル

を有する上記第1の信号を生成する、

請求項7に記載の変調回路。

【請求項9】 入力データに応じて変調した所定の周期のパルス信号を受けて、当該パルス信号のレベルに応じた輝度で発光する発光素子を有する画像表示装置であって、

上記パルス信号の振幅を切り換えるべき複数の所定の位相と上記入力データが指定する位相とをそれぞれ比較し、上記入力データが指定する位相より進んでいる上記所定の位相と上記入力データが指定する位相との位相差に応じたパルス長データ、および当該所定の位相に対応して設定したパルス振幅データを、当該所定の位相において出力するパルスデータ出力手段と、

上記パルス長データおよび上記パルス振幅データの入力 に応じて所定の初期値からクロックパルスの計数を開始 し、当該クロックパルスの計数値と当該パルス長データ の値を比較し、当該計数値が上記所定の初期値および当 該パルス長データと等しくなる時点において、上記パル ス信号のレベルを、上記パルス振幅データに応じた第1 のレベルまたは所定の第2のレベルに切り換えて出力す るパルス信号出力回路とを有する変調回路。

【請求項10】 上記パルス信号出力回路は、

上記パルス長データおよび上記パルス振幅データの入力 に応じて所定の初期値からクロックパルスの計数を開始 するクロック計数回路と、

上記クロック計数回路による計数値と上記パルス長データの値を比較し、当該計数値が上記所定の初期値および 上記パルス長データと等しくなる時点において切り換え 信号を出力する切り換え信号生成回路と、

上記第1のレベルを有する第1の信号を生成する第1の 信号生成回路と、

上記第2のレベルを有する第2の信号を生成する第2の 信号生成回路と、

上記切り換え信号に応じて、上記第1の信号または上記第2の信号を切り換えて出力する切り換え回路とを含まる。

請求項9に記載の変調回路。

【発明の詳細な説明】

[0,001]

【発明の属する技術分野】本発明は、入力データの値に 応じて変調したパルス信号を所定の周期で出力する変調 回路および上記変調回路用いた画像表示装置ならびに変 調方法に関し、好適には、LEDの駆動信号の変調回路 およびLEDによる画像表示装置に関する。

[0002]

【従来の技術】青色LED(Light Emitting Diode:発 光ダイオード)の発明以来、LEDで3原色を発光する 画素によって画面を構成させたLEDカラーディスプレ イ装置が広く一般に製造されるようになった。LEDは 耐久性に優れ、また半永久的に使用可能であり、屋外で 長期間使用するような用途に最適な発光素子である。このため競技場やイベント会場の大型ディスプレイ、ビル壁面や駅構内の広告を兼ねた情報表示パネルなどとして広く用いられている。近年では、青色LEDの高輝度化と低価格化に伴なって、このLEDカラーディスプレイ装置が急速に普及している。

【0003】図10は、LEDディスプレイの画素を構成するLEDの駆動回路を示す図である。図10において、100は駆動回路を、200はLEDをそれぞれ示10 す。また、Spxは画素ごとに与えられる映像信号を、IdはLED200に流れる電流をそれぞれ示している。

【0004】駆動回路100は、映像信号Spxに応じた電流をLED200に出力し、LED200は、駆動回路100から供給される電流に応じて発光している。LEDディスプレイ装置には、図10に示す駆動回路100とLED200による回路が画素数に応じた数だけ構成されており、画素ごとに与えられる映像信号Spxに応じた輝度で各画素のLEDを発光させることにより、画面を見る者に映像を認識させている。また、各画素に与えられる映像信号Spxは、一般に所定のビット数のデジタル値として各駆動回路100に供給されている。

【0005】図11は、図10のLED200に流れる電流の波形を示す図である。図11において、縦軸はLEDに流れる電流を相対値で示しており、横軸は時間を相対値で示している。また、IpulseはLEDに流れるパルス状の電流波形のピーク値を、twはパルス部分の時間幅を、Tは波形の周期をそれぞれ示している。

【0006】図11に示すように、LEDディスプレイの画素を構成するLEDに流す電流の波形は、周期的なパルス状の波形になっている。そして、輝度の調整はこのパルス波形のパルス時間幅twを可変させるパルス幅変調によって実現している。LEDに流す電流を直流を直流をして、この電流値を映像信号Spxに応じて可変させて輝度を調整させることも原理的には可能だが、その場合駆動回路で電流値を微小に制御する必要があり、その制御のための回路によって部品点数が多くなってしまう問題がある。電流値の分解能を高くするより時間の分解能を高くするほうが容易なので、一般的には図11の電流波形に示したようなパルス幅変調方式が採用されている

【0007】人の視覚の性質により、例えば60分の1 秒以下の点灯時間で明滅する光の輝度は一定の輝度を有 するように感じられる。したがって、図11に示した電 流波形でLEDを駆動させた場合であっても、電流波形 の周期Tが上述の時間より短ければ、点滅して発光する LEDの光を人に一定の輝度の光として視認させること が可能である。また、人の視覚に感じられる輝度はLE Dに流れる電流の時間的平均値に比例するので、パルス 電流の周期Tに対するパルス時間幅 t wの比 (ディユー 50 ティー比) が大きくなるほど輝度も大きくなる。 【0008】ところで、LEDディスプレイ装置に入力される映像信号のレベルは、一般にCRT(Cathode-Ray Tube:陰極線管)の輝度特性と適合するようあらかじ,め規格化されおり、CRTの画素と異なる輝度特性を有するLEDにこのような映像信号をそのまま入力した場合、以下に述べる問題が生ずる。

【0009】図12は、入力される信号レベルに対する LEDおよびCRTの輝度の関係を示す図である。図1 2において、縦軸はLEDおよびCRTの画素の輝度を 相対値で示しており、横軸はLEDおよびCRTの各画 素に入力される信号レベルを相対値で示している。ま た、AはCRTの輝度特性を、BはLEDの輝度特性を それぞれ示している。なお、信号レベルはCRTの輝度 特性Aにおいては映像信号の電圧値を示しており、LE Dの輝度特性BにおいてはLEDに流す電流値を示している。

【0010】図12に示すように、LEDの輝度特性Bは信号レベルに対して線形な関係を有しているのに対し、CRTの輝度特性Aは信号レベルに対して非線形な関係を有している。一般に、CRTの輝度は映像信号の電圧レベルの2.2乗に比例した特性(ガンマ特性に適合するよう規格化された映像信号に比例した電流をそのままLEDに流した場合、LEDの発光出力は、発光出力が小さい領域でCRTより明るく、また発光出力が大きい領域でCRTより時くなる。したがって、このような画素により構成された画像は、明るい部分と暗い部分の輝度の比率が本来の画像からずれてしまうため、見た目が不自然な画像になってしまう。

【0011】こうした問題を解決するために、従来のLEDディスプレイ装置においては、映像信号が有する上述の輝度特性による影響を打ち消すように補正した信号を、上述の映像信号Spxとして駆動回路100に入力している。具体的には、例えば信号レベルの2.2乗に比例した輝度を発光するCRTに合わせて生成された映像信号で輝度特性が線形なLEDを駆動する場合は、映像信号の2.2乗に比例する信号を生成し、この信号でLEDを駆動している。

[0012]

【発明が解決しようとする課題】しかしながら、デジタル化された映像信号を2.2乗して得られるバイナリデータは、元の映像信号のピット数を十分に大きくしておかないと、元の映像信号の値が小さい領域において、値の微小な変化を表現できなくなる。すなわち、デジタル化された映像信号のピット数が少ないと、輝度の低い領域において輝度の諧調が粗くなってしまい、不自然な画像になってしまう。こうした問題を避けるためには映像信号のピット数を増やす必要があり、従来のLEDディスプレイ装置では、例えばCRTの場合8ピットの映像信号で表現できる画像を再現するために12~16ピッ

トの映像信号を生成する必要がある。このようにして映像信号のピット数が増えると、各LEDを駆動するパルス幅変調回路のピット数が増えるので全体の回路規模が大きくなってしまい、コストの増大や消費電力の増大といった問題をもたらす。

【0013】また、一般に図11に示したパルス波形は 時間の基準となるクロックを計数することによって生成 しているが、映像信号のピット数が大きくなるというこ とはそれだけクロックを計数する数が増えることを意味 10 するので、同じ周波数のクロックを用いた場合、パルス 幅変調の周期Tが大きくなってしまう。たとえば8ビッ トの映像信号に対してビット数が4ビット多い12ビッ トの映像信号を生成してパルス幅変調を行う場合、クロ ックの周波数を同じにして比較すると、パルス幅変調の 周期Tは8ピットの映像信号の場合に比べて16倍にな る。パルス幅変調の周期Tは上述した人間の視覚の特性 を利用しているので、この周期をあまり長くしてしまう と光の明滅が人の目に感じられてしまう現象(フリット カ)を引き起こし、見るに耐えない画像になってしま 20 う。さらに一般にLEDディスプレイはCRT等に比べ て上述したフリッカが人の目に付きやすい特性があるた め、パルス幅変調の周期Tは例えば50分の1秒といっ た通常のリフレッシュレートよりも数倍早いことが要求 されている。映像信号のピット数を増やし、さらにパル ス幅変調の周期Tを短くするためにはパルス幅変調回路・ に用いるクロックの周波数を高くすれば良いが、そうす ると回路の消費電力が増大する問題がある上に、現状で 10~20MHzある周波数をさらに十数倍に高くする ことは困難であるため、クロックの髙周波化には限界が 30 ある。

【0014】本発明はかかる事情に鑑みてなされたものであり、その目的は、入力データの値に応じてパルス長を変調したパルス信号を出力する変調回路において、入力データのビット数を増やしたり、入力データに補正等の処理を加えることなく、入力データとパルス長の関係を所定の特性に合わせて設定できる変調回路と、当該変調回路を備えた画像表示装置を提供することにある。

[0015]

【課題を解決するための手段】上記の目的を達成するため、本発明の変調回路では、入力データに応じて変調した、所定の周期のパルス信号を出力する変調回路であって、上記周期における位相に応じた位相データを生成する位相データ生成回路と、上記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において、上記パルス信号のレベルを、上記周期における位相に応じた第1のレベルまたは所定の第2のレベルに切り換えて出力するパルス信号出力回路とを有している。

50 【0016】好適には、上記パルス信号出力回路は、上

7

記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において切り換え信号を出力する切り換え信号生成回路と、上記第1のレベルを有する第1の信号を生成する第1の信号を生成する第2の信号を生成する第2の信号を生成する第2の信号を生成する第2の信号をは上記第2の信号を切り換えて出力する切り換え回路とを含んでいる。

【0017】また好適には、上記パルス信号出力回路は、クロックパルスを計数し、計数値が所定の計数値に達した場合、当該計数値を所定の初期値にリセットして再び当該クロックパルスを計数するクロック計数回路を含み、上記位相データ生成回路は、上記計数値に応じた上記位相データを生成し、上記第1の信号生成回路は、上記計数値に応じたレベルを有する上記第1の信号を生成している。

【0018】本発明の変調回路によれば、上記位相デー 夕生成回路において、上記周期における位相に応じた位 相データが生成される。上記パルス信号出力回路におい て、上記位相データと上記入力データの値が比較され、 上記周期における所定の初期位相、および上記位相デー タと上記入力データの値が一致する位相において、上記 パルス信号出力回路から出力される上記パルス信号のレ ベルは、上記周期における位相に応じた第1のレベルま たは所定の第2のレベルに切り換えられる。好適には、 上記パルス信号出力回路において、上記位相データと上 記入力データの値が比較され、上記周期における所定の 初期位相、および上記位相データと上記入力データの値 が一致する位相において上記切り換え信号が生成され る。この切り換え信号は上記切り換え回路に入力され て、上記第1の信号生成回路による上記第1の信号また は上記第2の信号生成回路による上記第2の信号が、上 記切り換え信号に応じて切り換えられて出力される。ま た好適には、上記クロック計数回路においてクロックパ ルスが計数され、計数値が所定の計数値に達した場合、 当該計数値が所定の初期値にリセットされて再び当該ク ロックパルスが計数される。また、上記位相データ生成 回路においては、上記計数値に応じた上記位相データが 生成され、上記第1の信号生成回路においては、上記計 数値に応じたレベルを有する上記第1の信号が生成され る。

【0019】また、本発明の変調回路では、入力データに応じて変調した、所定の周期のパルス信号を出力する変調回路であって、上記パルス信号の振幅を切り換えるべき複数の所定の位相と上記入力データが指定する位相とをそれぞれ比較し、上記入力データが指定する位相より進んでいる上記所定の位相と上記入力データが指定する位相との位相差に応じたパルス長データ、および当該所定の位相に対応して設定したパルス振幅データを、当

該所定の位相において出力するパルスデータ出力手段と、上記パルス長データおよび上記パルス振幅データの入力に応じて所定の初期値からクロックパルスの計数を開始し、当該クロックパルスの計数値と当該パルス長データの値を比較し、当該計数値が上記所定の初期値および当該パルス長データと等しくなる時点において、上記パルス信号のレベルを、上記パルス振幅データに応じた第1のレベルまたは所定の第2のレベルに切り換えて出力するパルス信号出力回路とを有している。

【0020】好適には、上記パルス信号出力回路は、上

記パルス長データおよび上記パルス振幅データの入力に 応じて所定の初期値からクロックパルスの計数を開始す るクロック計数回路と、上記クロック計数回路による計 数値と上記パルス長データの値を比較し、当該計数値が 上記所定の初期値および上記パルス長データと等しくな る時点において切り換え信号を出力する切り換え信号生 成回路と、上記第1のレベルを有する第1の信号を生成 する第1の信号生成回路と、上記第2のレベルを有する 第2の信号を生成する第2の信号生成回路と、上記切り 換え信号に応じて、上記第1の信号または上記第2の信 20 号を切り換えて出力する切り換え回路とを含んでいる。 【0021】上記の構成を有する本発明の変調回路によ れば、パルスデータ出力手段において、上記パルス信号 の振幅を切り換えるべき複数の所定の位相と上記入力デ ータが指定する位相とをそれぞれ比較され、上記入力デ ータが指定する位相より進んでいる上記所定の位相と上 記入力データが指定する位相との位相差に応じたパルス 長データ、および当該所定の位相に対応して設定された パルス振幅データが、当該所定の位相において出力され 30 る。この上記パルス長データおよび上記パルス振幅デー タが上記パルス信号出力回路に入力されることに応じ、 上記パルス信号出力回路において所定の初期値からクロ ックパルスの計数が開始され、当該クロックパルスの計・ 数値と当該パルス長データの値が比較される。そして、 当該計数値が上記所定の初期値および当該パルス長デー タと等しくなる時点において、上記パルス信号出力回路 から出力される上記パルス信号のレベルは、上記パルス ・振幅データに応じた第1のレベルまたは所定の第2のレ ベルに切り換えられる。好適には、上記クロック計数回 路において、上記パルス長データおよび上記パルス振幅 40 データが入力されることに応じて所定の初期値からクロ ックパルスの計数が開始され、このクロック計数回路に よる計数値と上記パルス長データの値が、上記切り換え 信号生成回路において比較される。そして、当該計数値 が上記所定の初期値および上記パルス長データと等しく なる時点において、上記切り換え信号が生成されて上記 切り換え回路に入力される。上記第1の信号生成回路に よる上記第1の信号または上記第2の信号生成回路によ る上記第2の信号が、上記切り換え信号に応じて切り換 50 えられて出力される。

【0022】本発明の画像表示装置では、入力データに応じて変調した、所定の周期のパルス信号を出力する変調回路であって、上記周期における位相に応じた位相データを生成する位相データ生成回路と、上記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において、上記パルス信号のレベルを、上記周期における位相に応じた第1のレベルまたは所定の第2のレベルに切り換えて出力するパルス信号出力回路と、上記パルス信号のレベルに応じた輝度で発光する発光素子とを有している。

【0023】好適には、上記パルス信号出力回路は、上記位相データと上記入力データの値を比較し、上記周期における所定の初期位相、および上記位相データと上記入力データの値が一致する位相において切り換え信号を出力する切り換え信号生成回路と、上記第1のレベルを有する第1の信号を生成する第1の信号を生成する第2の信号を生成する第2の信号を生成する第2の信号を生成する第2の信号をは上記第2の信号を切り換えて出力する切り換え回路とを含んでいる。

【0024】また好適には、上記パルス信号出力回路は、クロックパルスを計数し、計数値が所定の計数値に達した場合、当該計数値を所定の初期値にリセットして再び当該クロックパルスを計数するクロック計数回路を含み、上記位相データ生成回路は、上記計数値に応じた上記位相データを生成し、上記第1の信号生成回路は、上記計数値に応じたレベルを有する上記第1の信号を生成している。

【0025】本発明の画像表示装置によれば、上記位相 データ生成回路において、上記周期における位相に応じ た位相データが生成される。上記パルス信号出力回路に おいて、上記位相データと上記入力データの値が比較さ れ、上記周期における所定の初期位相、および上記位相 データと上記入力データの値が一致する位相において、 上記パルス信号出力回路から出力される上記パルス信号 のレベルは、上記周期における位相に応じた第1のレベ ルまたは所定の第2のレベルに切り換えられる。このパ ルス信号が上記発光素子に入力され、上記発光素子はこ のパルス信号のレベルに応じた輝度で発光する。好適に は、上記パルス信号出力回路において、上記位相データ と上記入力データの値が比較され、上記周期における所 定の初期位相、および上記位相データと上記入力データ の値が一致する位相において上記切り換え信号が生成さ れる。この切り換え信号は上記切り換え回路に入力され て、上記第1の信号生成回路による上記第1の信号また は上記第2の信号生成回路による上記第2の信号が、上 記切り換え信号に応じて切り換えられて出力される。ま た好適には、上記クロック計数回路においてクロックパ ルスが計数され、計数値が所定の計数値に達した場合、

当該計数値が所定の初期値にリセットされて再び当該クロックパルスが計数される。また、上記位相データ生成回路においては、上記計数値に応じた上記位相データが生成され、上記第1の信号生成回路においては、上記計数値に応じたレベルを有する上記第1の信号が生成される。

10

【0026】また、本発明の画像表示装置では、入力デ ータに応じて変調した、所定の周期のパルス信号を出力. する変調回路であって、上記パルス信号の振幅を切り換 10 えるべき複数の所定の位相と上記入力データが指定する 位相とをそれぞれ比較し、上記入力データが指定する位 相より進んでいる上記所定の位相と上記入力データが指 定する位相との位相差に応じたパルス長データ、および 当該所定の位相に対応して設定したパルス振幅データ を、当該所定の位相において出力するパルスデータ出力 手段と、上記パルス長データおよび上記パルス振幅デー タの入力に応じて所定の初期値からクロックパルスの計 数を開始し、当該クロックパルスの計数値と当該パルス 長データの値を比較し、当該計数値が上記所定の初期値 20 および当該パルス長データと等しくなる時点において、 上記パルス信号のレベルを、上記パルス振幅データに応 じた第1のレベルまたは所定の第2のレベルに切り換え て出力するパルス信号出力回路と、上記パルス信号のレ ベルに応じた輝度で発光する発光素子とを有している。 【0027】好適には、上記パルス信号出力回路は、上 記パルス長データおよび上記パルス振幅データの入力に 応じて所定の初期値からクロックパルスの計数を開始す るクロック計数回路と、上記クロック計数回路による計 数値と上記パルス長データの値を比較し、当該計数値が 上記所定の初期値および上記パルス長データと等しくな る時点において切り換え信号を出力する切り換え信号生 成回路と、上記第1のレベルを有する第1の信号を生成 する第1の信号生成回路と、上記第2のレベルを有する 第2の信号を生成する第2の信号生成回路と、上記切り 換え信号に応じて、上記第1の信号または上記第2の信 号を切り換えて出力する切り換え回路とを含んでいる。 【0028】上記の構成を有する本発明の画像表示装置 によれば、パルスデータ出力手段において、上記パルス 信号の振幅を切り換えるべき複数の所定の位相と上記入 40 カデータが指定する位相とをそれぞれ比較され、上記入 カデータが指定する位相より進んでいる上記所定の位相 と上記入力データが指定する位相との位相差に応じたパ ルス長データ、および当該所定の位相に対応して設定さ れたパルス振幅データが、当該所定の位相において出力 される。この上記パルス長データおよび上記パルス振幅 データが上記パルス信号出力回路に入力されることに応 じ、上記パルス信号出力回路において所定の初期値から クロックパルスの計数が開始され、当該クロックパルス の計数値と当該パルス長データの値が比較される。そし て、当該計数値が上記所定の初期値および当該パルス長

データと等しくなる時点において、上記パルス信号出力 回路から出力される上記パルス信号のレベルは、上記パ ルス振幅データに応じた第1のレベルまたは所定の第2 のレベルに切り換えられる。このパルス信号が上記発光 素子に入力され、上記発光素子はこのパルス信号のレベ ルに応じた輝度で発光する。好適には、上記クロック計 数回路において、上記パルス長データおよび上記パルス 振幅データが入力されることに応じて所定の初期値から クロックパルスの計数が開始され、このクロック計数回 路による計数値と上記パルス長データの値が、上記切り 換え信号生成回路において比較される。そして、当該計 数値が上記所定の初期値および上記パルス長データと等 しくなる時点において、上記切り換え信号が生成されて 上記切り換え回路に入力される。上記第1の信号生成回 路による上記第1の信号または上記第2の信号生成回路 による上記第2の信号が、上記切り換え信号に応じて切 り換えられて出力される。

[0029]

【発明の実施の形態】以下、本発明の変調回路および画像表示装置に関する2つの実施形態(第1の実施形態および第2の実施形態)について、本発明をLEDディスプレイ装置に適用した場合を例に説明する。

【0030】<第1の実施形態>図1は、本発明に係る LEDディスプレイ装置のブロック図である。図1において、1はパルス幅変調回路を、2はLEDを、3は制 御部を、4はA/Dコンバータを、5はフレームメモリ をそれぞれ示している。

【0031】パルス幅変調回路1は、制御部3の出力端 子SDOから転送されたパルス長のデータに基づいて、 LED2にパルス電流を流している。各画素のLEDに 対して1つのパルス幅変調回路1が存在するため、パル ス幅変調回路1の数は画面を構成するLEDの数に等し い。パルス幅変調回路1が制御部3から受け取るパルス 長のデータはシリアルのデータであり、シリアルデータ の入力端子SIでこのデータを受けている。また、パル ス幅変調回路1は入力端子SIから受けたデータに一定 の遅延時間を与えて出力するシリアルデータの出力端子 SOを備えており、この出力端子SOを他のパルス幅変 調回路1の入力端子SIと縦続接続している。このよう にパルス幅変調回路1のシリアルデータの入力端子SI と出力端子SOを縦続接続し、入力端子SIから出力端 子SOヘシリアルデータを次々と送り出すことによっ て、制御部3から各パルス幅変調回路1にデータを転送 させている。図1において、各パルス幅変調回路1を縦 統接続させた直列回路の末端の出力端子SOを制御部3 に接続しているが、これは制御部 3 において戻ってきた 信号から各パルス幅変調回路1の動作状態を調べるため の接続である。なお、各パルス幅変調回路1はクロック の入力端子CLKを備えており、制御部3から各パルス 幅変調回路1へ共通のクロックが供給されている。

【0032】制御部3は、A/Dコンバータ4から入力されるデジタル化された映像信号のデータを端子DIから入力し、このデータからLEDの各画素に対応する輝度のデータを抽出してフレームメモリ5に記憶された各画素のデータを読み出してシリアルデータに変換し、出力端子SDOよりパルス幅変調回路1に出力している。出力端子SDOから出力するシリアルデータは制御部3の人力端子SDIは、パルス幅変調回路1から帰還されるシリアルデータが入力される。このシリアル

12

制御部3の入力端子SDIは、パルス幅変調回路1から帰還されるシリアルデータが入力される。このシリアルデータには、各パルス幅変調回路1の動作状態(LEDの故障やICの過熱状態など)に関する情報が含まれており、制御部3はこの情報に応じて図示しない表示装置で異常を報知するなどの動作を行う。

【0033】A/Dコンバータ4は、アナログの映像信号Svを所定のビット数にデジタル化して、制御部3に出力している。

20 【0034】フレームメモリ5は、制御部3で抽出された各画素の輝度データを一時的に記憶している。各画素の輝度データは1画面(1フレーム)ごとに管理されて保存されており、制御部3はフレームごとの輝度データを順次読み出して各パルス幅変調回路1に出力する。

【0035】アナログの映像信号Svは、A/Dコンバ ータ4で所定のビット数のデジタル化されたデータに変 換されて制御部3に出力され、制御部3において各画素 の輝度データを抽出されてフレームメモリ5に出力され る。各画素の輝度データはフレームメモリ5においてフ レームごとに一時的に記憶される。フレームメモリ5に 記憶された1フレームを構成する各画素の輝度データは 制御部3の定める所定のタイミングで制御部3に読み出 され、シリアルのデータに変換された後、パルス幅変調 回路1に出力される。各パルス幅変調回路1に入力され た各画素の輝度データに応じて、各画素のLEDに所定 のパルス長を有するパルス電流が流れてLEDが発光 し、1フレームの画像が表示される。このように、フレ ームごとに輝度データをパルス幅変調回路1に出力させ てLEDを発光させる動作が繰り返されることによっ 40 て、動画像が表示される。

【0036】なお、各画素の輝度データは各パルス幅変調回路1にシリアルデータとして出力されているが、これをパラレルデータとして出力することも可能である。この場合、配線数がデータのピット数に応じて増えてしまう問題があるものの、各パルス幅変調回路1に輝度データを設定する速度がシリアルデータとして出力する場合に比べて速くなる利点がある。また、フレームメモリ5に1フレームを構成するデータを必ずしも全て記憶させる必要はなく、例えば1水平周期のデータをメモリにバッファとして記憶させてから出力させることも可能で

ある。また、A/Dコンバータ4の変換時間や制御部の 処理時間が十分早い場合は、メモリのバッファを経ない で直接シリアルデータに変換して出力させることも可能 である。

【0037】次に、制御部3の動作について説明する。図2は、第1の実施形態における制御部3の動作を説明するブロック図である。図2において、31はデータ入力部を、32はパルス設定データ生成部を、33はクロック発生部をそれぞれ示している。その他、図2と図1の同一符号は同一の構成要素を示している。

【0038】データ入力部31は、フレームメモリ5から各画素の輝度データを所定の順序で読み出して保持し、これをパルス設定データ生成部32に出力する。

【0039】パルス設定データ生成部32は、所定のパルス振幅データおよびデータ入力部から入力された輝度データ (パルス長データ)を、クロック発生部33によるクロック信号に同期させたシリアルデータに変換して、これを端子SDOから出力する。また、このシリアルデータを設定させるためのイネーブル信号を生成し、これも端子SDOから出力する。パルス設定データ生成部32において生成させるシリアルデータおよびイネーブル信号のタイミング等の詳細について後で説明する。

【0040】クロック発生部33は、パルス設定データ生成部32にクロック信号を供給する。また、端子CLKからクロック信号を出力し、パルス幅変調回路1に対するクロック信号も供給する。

【0041】フレームメモリ5に記憶されている各画素の輝度データは、データ入力部31により所定の順序で制御部3に読み込まれる。この輝度データはパルス設定データ生成部32においてシリアルデータに変換される。このシリアルデータには、LED2に流すパルス電流の振幅を設定する所定のパルス振幅データも付加される。生成されたシリアルデータは、クロック発生部33の出力するクロックに同期して端子SDOから各パルス幅変調回路1に出力される。また、このシリアルデータに同期してイネーブル信号も生成され、シリアルデータとともに端子SDOから各パルス幅変調回路1に出力される。

【 0 0 4 2 】 次に、パルス幅変調回路 1 の動作について 説明する。

【0043】図3は、第1の実施形態におけるパルス幅変調回路1のブロック図である。図3において、11はデータ比較回路を、12はパルス周期カウンタを、13はシフトレジスタを、14はD/Aコンバータを、15はnpnトランジスタを、16aおよび16bは抵抗を、17はAND回路を、18はカウンタを、19は遅延回路をそれぞれ示している。また、図1において制御部3の端子SDOから各パルス幅変調回路1に出力される信号は、図3においてイネーブル信号S1およびシリ

アルデータ信号S2の2つの信号に相当する。

14

【0044】データ比較回路11は、パルス周期カウン

タ12の出力するクロック信号S3によるクロックの計 数値S6とシフト<u>レジスタ13の出力するパルス長デ</u>ー タS7の大小を比較し、この比較の結果に応じて信号S 9をオン状態またはオフ状態に設定してD/Aコンバー タ14に出力する。D/Aコンパータ14の出力信号S 10はこの信号S9に応じてオンまたはオフ状態に設定 され、npnトランジスタ14はこの信号10に応じて 10 オンまたはオフに設定される。すなわち、パルス長デー タS7の値に応じて信号S9がオン状態またはオフ状態 に設定される時間が可変され、これに応じてnpnトラ ンジスタ14がオンまたはオフに設定される時間が可変 されることにより、LED2に流れるパルス電流のデュ ーティ比が制御される。またデータ比較回路11は、イ ネーブル信号S1がイネーブル状態のときに出力信号S 9をオフ状態に設定する。出力信号 S 9 がオフ状態のと き、D/Aコンパータ14において出力信号S10をオ フ状態に設定され、これによりnpnトランジスタ15 はオフに設定される。 すなわち、イネーブル信号S1が イネーブル状態のとぎ、出力信号S9は初期化され、こ れによりLED2の発光は停止される。****ト 【0045】パルス周期カウンタ12は、イネーブル信

【0045】パルス周期カウンタ12は、イネーブル信号S1がディスイネーブル状態のときに所定の初期値からクロック信号S3によるクロックを計数する。そして、その計数値S6が所定の値に達したところで計数値S6を所定の初期値にリセットし、初期値から再び計数を繰り返す。計数値S6は、データ比較回路11およびD/Aコンバータ14に出力される。またパルス周期カカンタ12は、イネーブル信号S1がイネーブル状態のときに計数値S6を所定の初期値にリセットする。そして、イネーブル信号S1がイネーブル状態からディスイネーブル状態に変化して所定数のクロック信号S3が入力された後に、再びクロック信号S3の計数を開始する

【0046】シフトレジスタ13は、イネーブル信号S1がイネーブル状態の期間にAND回路17から入力されるクロック信号に同期して、制御部3から送られてくるシリアルデータS2を内部のレジスタに転送し、このデータを保持する。制御部3から送られてくるシリアルデータS2には、パルス電流のパルス長を設定するデータとパルス振幅を設定するデータが含まれており、シフトレジスタ13は、それぞれのデータをパルス長データS7およびパルス振幅データS8を出力する。パルス長データS7およびパルス振幅データS8を出力する。パルス長データS7およびパルス振幅データS8を出力する。シフトレジスタ13は、イネーブル信号S1によって決定される。シフトレジスタ13は、イネーブル信号S1によって決定される。シフトレジスタ13は、イネーブル信号S1によって決定される。シフトレジスタ13は、イネーブル状態に変化して所定数のクロック信号S3が入力された後に、パルス長データS7を

15 データ比較回路11へ、パルス振幅データS8をD/A コンバータ14へそれぞれ出力する。

【0047】D/Aコンバータ14は、パルス周期カウンタ12によるクロック計数値S6およびシフトレジスタ13によるパルス振幅データS8に応じた大きさの出力信号S10を、抵抗16aを介してnpn型トランジスタ15のベースに入力する。すなわち、クロック計数値S6およびパルス振幅データS8の値に応じてnpn型トランジスタ15のベース電流が制御され、LED2の電流が制御され、これにより輝度が可変される。

【0048】D/Aコンパータ14の出力信号S10 は、パルス振幅データS8とクロック計数値S6の積に 比例した値に設定される。これは、例えば2つのD/A コンバータにより実現できる。まず1つのD/Aコンバ ータにおいてパルス振幅データS8をアナログ電圧に変 換させ、これを他方のD/Aコンバータの基準電圧と し、このD/Aコンバータにおいてクロック計数値S6 に比例した出力信号S10を生成させる。こうして生成 された出力信号S10は、パルス振幅データS8および クロック計数値S6に比例する。また、乗算器および除 算器を用いて出力信号S10を生成させても良い。例え ば、パルス振幅データS8およびクロック計数値S6を 乗算器によって乗算し、この乗算結果を除算器において 所定の係数で除算し、この除算結果をD/Aコンバータ においてアナログ信号に変換した出力信号S10を生成 させる。こうして生成された出力信号S10も、パルス 振幅データS8およびクロック計数値S6に比例する。

【0049】またD/Aコンバータ14は、データ比較回路11の出力する信号S9に応じて、出力信号S10をオン状態またはオフ状態に設定する。出力信号がオン状態に設定されると、パルス振幅データS8とクロック計数値S6の積に比例した出力信号S10が抵抗16aを介してnpn型トランジスタ15のベースに供給されてnpn型トランジスタ15がオン状態となる。また出力信号がオフ状態に設定されると、出力信号S10はローレベルとなってnpn型トランジスタ15がオフ状態となる。電流は流れず、npn型トランジスタ15がオフ状態となる。

【0050】npnトランジスタ15は、抵抗16aを介してベースに受けたD/Aコンパータ14の出力信号 S10に応じて、LED2にパルス電流を流す。Vpd は各LED2のアノードに供給される電圧を示しており、図1に示す各LED2のアノードにはこの共通の性に とき、抵抗16aを介してベースに電流が流れて、npnトランジスタ15のコレクターエミッタ間がオン状態になる。これによりLED2には電源電圧Vpdが抵 npnトランジスタ15のコレクタ、エミッタおよび抵抗16bを通って接地電位に向かう電流が流れ、LED2はこの電流値に応じた輝度で発光する。出力信号S1

0がオフ状態のとき、ベースに電流が流れないためnpnトランジスタ15のコレクターエミッタ間はオフ状態となる。これにより、LED2には電流が流れず、LED2の発光は停止される。

【0051】AND回路17は、イネーブル信号S1およびクロック信号S3を受けて、イネーブル信号S1がイネーブル状態の期間にクロック信号S3をシフトレジスタ13へ出力する。

【0052】カウンタ18は、縦続接続されるパルス幅 10 変調回路1に供給するイネーブル信号を生成するための 回路である。イネーブル信号S1のイネーブル状態から ディスイネーブル状態への変化を検出した後、所定のク ロック長のイネーブル信号S4を出力する。

【0053】遅延回路19は、入力されたシリアルデータ信号S2に所定のクロック数の遅延を与えたシリアルデータ信号S5を出力する。この遅延は、カウンタ18の出力するイネーブル信号S4とシリアルデータ信号S5を同期させるための遅延である。

【0054】上述した構成を有するパルス幅変調回路1 20 において、縦続接続により入出力されるシリアルデータ とイネーブル信号について説明する。

【0055】図4は、パルス幅変調回路1において入力および出力されるシリアルデータとイネーブル信号のタイミングチャートを示す図である。図4において、SDIはパルス幅変調回路1に入力されるシリアルデータ信号S2を、CLKはクロック信号S3を、ENIはパルス幅変調回路1に入力されるイネーブル信号S1を、SDOはパルス幅変調回路1から出力されるシリアルデータ信号S5を、ENOはパルス幅変調回路1から出力されるイネーブル信号S4をそれぞれ示している。

【0056】すでに述べたように、図1において制御部 3の端子SDOから各パルス幅変調回路1に出力される 信号は、図3においてイネーブル信号S1およびシリア・ ルデータ信号S2に相当する。このうちシリアルデータ 信号S2は、パルス振幅を設定するデータおよびパルス 長を設定するデータから構成されている。 図4の例にお いては、パルス振幅を設定するデータを4ピットとし、 各ピットを I D1 ~ I D4 として示している。また、パ ルス長を設定するデータを10ビットとし、各ビットを 40 PD1~PD10として示している。したがって、制御部 3から各パルス幅変調回路1に出力されるシリアルデー タの1ワードの長さは、図4の例において14ビットに なる。なお、パルス電流のパルス振幅およびパルス長を 設定するデータのビット数やシリアルデータの1ワード の長さは図4の例に限定されるものではなく、シフトレ ジスタ13に保持させるデータの長さに応じて任意に設 定することが可能である。

【0057】パルス設定データ生成部32によってイネーブル信号S1がディスイネーブル状態からイネーブル が態に設定され、クロック信号S1に同期してシリアル データS2がパルス幅変調回路1に入力されると、シリアルデータ信号S2のデータは、AND回路17から出力されるクロックに同期してシフトレジスタ13の内部レジスタに入力される。またイネーブル信号S1のディスイネーブル状態において、パルス周期カウンタ12の計数値S6は所定の初期値にリセットされ、さらに、データ比較回路11の信号S9がオフ状態に設定されてLED2の発光が停止されている。

17

【0058】シフトレジスタ13の内部レジスタに1ワード分のシリアルデータが保持された時点(図4の例においては、シリアルデータSDIにPD10が出力された時点)において、パルス設定データ生成部32によりイネーブル信号S1がイネーブル状態からディスイネーブル状態に設定されると、これに同期して、イネーブル出力信号S4はディスイネーブル状態からイネーブル状態に設定される。出力信号S4がイネーブル状態を保持する期間は、カウンタ18において1ワードの長さに応じた所定のクロック数に設定されており、図4の例において出力信号S4は14クロックの期間イネーブル状態に保持される。

【0059】シリアルデータの出力信号S5は、シリアルデータの入力信号S2を遅延回路19において所定のクロック数(図4の例では2クロック)だけ遅らせることにより生成される。遅延の長さは、カウンタ18の生成するイネーブル信号S4がイネーブル状態に変化する時点と、14ビットのシリアルデータの先頭データ(図4においてはIDI)が端子SDOに現れる時点とが一致するように設定されている。

【0060】1ワード分の長さに応じて設定された一定の長さのイネーブル信号S4とシリアルデータS5が互いに同期してパルス幅変調回路の端子ENOおよび端子SDOから出力されるので、端子SDIと端子SDOおよび端子ENIと端子ENOが縦続接続されたパルス幅変調回路1を通過するシリアルデータは、縦続接続された順番で、各パルス幅変調回路1のシフトレジスタ13に順次設定される。すなわち、制御部3の端子SDOに接続されたパルス幅変調回路1には、制御部3から最初に出力されたシリアルデータが設定される。

【0061】以上説明したようにして、パルス振幅データ(図4におけるデータID1~ID4)およびパルス長データ(図4におけるデータPD1~PD10)からなる14ビットのシリアルデータが制御部3からパルス幅変調回路1に出力され、各パルス幅変調回路1のシフトレジスタ13に保持される。そして、各LED2には各パルス幅変調回路1のシフトレジスタ13に保持されたデータに応じたパルス振幅とパルス長を有する電流が流れる。

【0062】なお、図3に示したパルス幅変調回路1は、制御部3からパルス幅変調回路1に出力される輝度データがシリアルのデータである場合の回路であるが、既に述べたように本発明において制御部3からパルス幅変調回路に設定するデータはシリアルのデータに限定されるものではなく、例えばパラレルのデータであってもよい。例えばアドレスバスとデータバスを設けて、指定したアドレスのパルス幅変調回路に輝度データを設定させる一般的な転送方式を用いてもよい。

「0063」次に、レジスタ13に設定されたシリアル データに応じてLED2の電流が駆動される動作につい て説明する。

【0064】イネーブル信号S1がイネーブル状態からディスイネーブル状態に変化した時点において、シフトレジスタ13に入力されたパルス長データS7およびパルス振幅データS8はデータ比較回路11およびD/Aコンパータ14に出力される。またこの時点において、パルス周期カウンタは所定の初期値からクロック信号S3の計数を開始する。さらに、データ比較回路11の信20号S9はオフ状態からオン状態に設定されて、LED2にはパルス計数値S6とパルス振幅データS8の種に比例した電流が流れる。

【0065】パルス長データS7がシフトレジスタ13からデータ比較回路11に出力されると、クロック計数値S6と入力されたパルス長データS7が比較される。そしてこの比較の結果に応じて、データ比較回路11の信号S9はオン状態またはオフ状態に設定される。ここでは、パルス長データS7がパルス計数値S6より大きい場合に信号S9がオン状態に設定され、パルス計数値S6より小さい場合にオフ状態に設定される場合について説明する。この場合、パルス長データS7がクロック計数値S6の初期値より大きいとするならば、パルス周期カウンタ12の計数開始時点においてLED2は駆動されて発光している。

【0066】このLED2の発光輝度は、D/Aコンバータ14に入力されるパルス計数値S6とパルス振幅データS8との積に比例しており、例えば、クロック計数値S6がクロックの計数とともにインクリメントされて増大する場合、LED2に流れる電流は最小値から時間に比例して増大する。そしてこの増大する時間的な変化率は、パルス振幅データS8に応じて設定される。ここでは、クロック計数値S6がクロックの計数とともにインクリメントされて増大する場合について説明する。

【0067】クロック計数値S6がクロックの計数とともに増大してパルス長データS7の値を越えると、データ比較回路11の出力信号S9はオン状態からオフ状態に設定され、LED2には電流が流れなくなり、LED2の発光が停止される。そして、LED2の発光停止後もパルス周期カウンタ12においてクロックの計数は続50 けられ、クロック計数値S6が所定値に達したところで

クロック計数値S6は再び初期値にリセットされる。そして、その初期値からまた計数が開始される。このように、クロック計数値S6が所定値でリセットされる動作が繰り返される。パルス周期カウンタ12によるこうしたクロックの計数の繰り返しによって、LED2にはパルス長データS7に応じたディユーティ比を有するパルス電流が流れる。またそのパルス電流の振幅は、クロック計数値S6に応じて時間とともに増大している。

19

【0068】 LED2に流れるパルス電流の周期は、クロックの周期とパルス周期カウンタによるクロックの計数回数によって決まる。例えばクロックの周期が1μsであり、クロック計数値S6が0~255で変化する場合に、パルス電流の周期は256μsとなる。

【0069】図5は、第1の実施形態においてLED2に流れる電流の波形を示す図である。図5において、各波形図の縦軸は電流値を、横軸は時間を示しており、

(A) はパルス振幅の変化しない通常のパルス幅変調回路によるパルス電流の被形図を、(B), (C) および(D) は図3に示すパルス幅変調回路1によってLED2に流れるパルス電流の波形図をそれぞれ示している。また、図5のPulsel, Pulse2およびPulse3は、それぞれパルス長の異なるパルス波形の例を示しており、波形Pulse1は波形図(B)のパルス波形と、波形Pulse3は波形図(C)のパルス波形と、波形Pulse3は波形図(D)のパルス波形とれぞれ等しいパルス長を有している。また、図5のTはパルス波形の1周期の時間を示しており、T0~T3は時刻を示している。

【0070】時刻T0において、パルス周期カウンタ12がリセットされてパルス計数値S6が初期化されると、LED2に電流が流れて、LED2は発光を開始する。ことのき、通常のパルス幅変調回路においては、波形図(A)に示すように一定の電流がLED2に流れる。一方、本実施形態のパルス幅変調回路1による波形図(B)~(D)においては、LED2に流れるパルス電流の振幅が時間の経過に比例して増大している。時刻T1~T3において、パルス周期カウンタ12の計数値S6がパルス長データS7と等しくなると、データ比較回路11のS9はオフに設定され、これによりLED2の電流は流れなくなる。

【0071】既に述べたように、人の視覚に感じられる LEDの輝度は、LEDに流れる電流の時間的な平均値 に等しい。したがって、波形図(A)に示す通常のパル ス幅変調のようにパルス電流の振幅を一定にしなくては ならない必然的な理由はなく、本発明のようにしてパル ス長と同時にパルス電流の振幅を可変させても良い。こ の場合においても、LEDの輝度は電流の時間的平均値 に等しくなる。

【0072】波形図(A)におけるパルス電流の時間的 平均値はパルス長に比例するのに対し、波形図(B)~ (D) におけるパルス電流の時間的平均値は、1周期におけるパルス電流の積分値に比例することから、パルス長の2乗に比例することが分かる。また、パルス長は各画素の輝度データに比例する。したがって、本実施形態においては、LEDの発光輝度が輝度データの2乗に比例する。上述したように、CRTのガンマ特性においては一般に輝度が輝度データの2.2乗に比例しているので、本実施形態によれば、輝度と輝度データの関係をCRTのガンマ特性にほぼ近い特性に合わせることができる。

20

【0073】なお、上述の説明ではパルス周期カウンタ 12の出力するクロック計数値S6がクロックの計数と ともに増大する場合を例に説明しているが、クロック計 数値S6がクロックの計数とともに減少する場合であっ ても、パルス長データS7に応じたパルス長の電流をL ED2に流すことは可能である。この場合、パルス周期 カウンタ12において所定の初期値、例えば255から 計数が開始され、クロックの入力とともにクロック計数 値S6がデクリメントされる。また、パルス周期カウン 20 タ12において計数が開始される時点では、クロック計 数値S6がパルス長データより大きいためにデータ比較 回路11の出力信号S9がオフ状態に設定され、LED 2の発光は停止される。クロック計数値 S 6 の値が時間 とともに減少し、パルス長データS7よりも小さくなっ た時点でデータ比較回路11の出力信号S9がオン状態 に設定されて、LED2の電流発光が開始される。その 後、パルス周期カウンタ12において所定の最小値、た とえばゼロまで計数されてからクロック計数値S6がリ セットされ、再び所定の初期値からデクリメンントが開 30 始される。パルス周期カウンタ1,2において再びデクリ メントが開始されると、データ比較回路11の信号S9 はオフ状態に設定され、クロック計数値S6がパルス長 データS7より小さくなる時点で再びオン状態に設定さ れる。この動作が繰り返されることにより、LED2に はパルス長データS7の値に応じたパルス長のパルス電 流が流れる。

【0074】また、パルス振幅データS8を調節することによって、D/Aコンバータ14による出力信号S10の最大値、すなわち輝度の最大値を調節することができる。これにより、例えば各パルス幅変調回路1ごとにパルス振幅データS8を設定し、各LEDの個体差による特性のばらつきを補正させることができる。また、各パルス幅変調回路1に設定されるパルス長データに各LEDのばらつきを補正させる前処理を行い、この処理を経たパルス長データを各パルスは場変調回路1に設定させることもできる。この場合には、パルス振幅データS8を制御部3から各パルス幅変調回路1に設定する必要はなくなり、図3におけるD/Aコンバータ14の制御データはデータ比較回路11による信号9およびクロック計数値S6だけになる。

【0075】<第2の実施形態>次に、本発明の第2の 実施形態について説明する。第1の実施形態において は、クロック計数値S6に応じてパルス電流の振幅を可 変させている。第2の実施形態においては、パルス電流 の1周期を幾つかのサブフレーム期間に分割し、各サブ フレーム期間毎にパルス電流の振幅を定めている。この ため、ステップを第1の実施形態に比べて振幅の可変さ れるステップが粗くなるが、パルス幅変調回路1が簡略 化されている。

【0076】図6は、第2の実施形態における制御部3 の動作を説明するプロック図である。図6において、3 4はサブフレームデータ生成部を、32aはパルス設定 データ生成部をそれぞれ示している。その他、図7と図 2の同一符号は同一の構成要素を示している。

【0077】サブフレームデータ生成部34は、データ 入力部31から受けた輝度データから上述した各サブフ レーム期間におけるパルス長データおよびパルス振幅デ ータを生成し、各サブフレーム期間の初めにこれらのデ ータをパルス設定データ生成部32aへ出力する。パル ス設定データ生成部32aへこれらのデータを出力する.20 タイミングは、クロック発生部33によるクロック信号 によって測られる。

【0078】パルス設定データ生成部32aは、サブフ レームデータ生成部34から出力されるパルス長データ およびパルス振幅データを、各サブフレーム期間の初め にパルス幅変調回路1へ出力する。第1の実施形態にお けるパルス設定データ生成部32との違いは、パルス長 データおよびパルス振幅データが入力されたタイミング で、これらのデータをパルス幅変調回路1に出力するこ とにある。その他、シリアルデータへの変換やイネーブ ル信号の生成に関してはパルス設定データ生成部32と

【0079】各サプフレーム期間におけるパルス長デー タおよびパルス振幅データは、例えば次のようにして生

【0080】まず、パルス周期カウンタ12と同等のカ ウンタによってクロック発生部33によるクロック信号 が計数されて、周期的に変化する計数値が生成される。 この計数値が変化する周期はパルス電流の周期に等しい ので、この計数値はパルス電流の1周期における位相に 40 対応した位相値とみなすことができる。この位相値にお いて、各サプフレームの初期位相を示すサプフレーム初 期位相値がそれぞれ設定されている。例えばパルスの1 周期における一番初めのサブフレーム期間においては、 1周期の初期位相値とサブフレーム初期位相値が等し い。パルス電流の振幅は、このサプフレーム初期位相値 において切り換えられる。

【0081】生成された位相値が時間とともに変化して 一のサブフレーム初期位相値と等しくなると、このサブ フレーム初期位相値と入力された輝度データの値が比較 50 路1について説明する。図7は、第2の実施形態におけ

される。そして、このサブフレーム初期位相値が入力さ れた輝度データの値より小さい場合、すなわちサブフレ ーム初期位相値の示す位相が入力された輝度データの示 す位相に対して進んでいる場合に、入力された輝度デー タの値とこのサブフレーム初期位相値との差が求めら れ、この差の値がパルス長データとしてパルス設定デー タ生成部32aに出力される。サプフレーム初期位相値 · が入力された輝度データの値より大きい場合には、パル ス長データは生成されない。

22.

【0082】例えば、位相値が0~255まで変化し、 10 3つのサブフレーム初期位相値が0と100と200に 設定されており、入力された輝度データが150である とする。この場合、まず位相値が0となる1周期の初期 においてサブフレーム初期位相値0と輝度データ150 の値が比較される。この場合、サブフレーム初期位相値 が輝度データより小さいので、輝度データ150とサブ フレーム初期位相値0との差であるパルス長データ15 Oがパルス設定データ生成部32aに出力される。同様 に位相値が100となる時点においてサブフレーム初期 位相値100と輝度データ150の値が比較され、この 場合もサブフレーム初期位相値が輝度データより小さい ので、輝度データ150とサブフレーム初期位相値10 0との差であるパルス長データ50がパルス設定データ 生成部32aに出力される。また、位相値が200とな る時点においてサブフレーム初期位相値200と輝度デ ータ150の値が比較され、この場合はサブフレーム初 期位相値が輝度データより大きくなっているので、パル ス長データは生成されない。すなわち輝度データ150 .に対して、パルス長データ150およびパルス長データ 30 50が生成されて、位相値がそれぞれサブフレーム初期 位相値0およびサブフレーム初期位相値100と等しく なる時点において、パルス設定データ生成部32aに出 力される。なお、パルス長データ150がパルス幅変調 回路1に入力された場合には、パルス電流のパルス長は 位相値に対して150に設定され、この値はサブフレー ム初期位相値100を超えてしまう。この場合、パルス 長データ50がパルス幅変調回路1に入力された時点: で、シフトレジスタ13に保持されたパルス長データは 150から50に更新されるため、サブフレーム期間を 超えたパルス長は設定されない。

【0083】パルス振幅データは、各サブフレーム期間 毎に定められた値であり、パルス長データとともにパル ス設定データ生成部32aへ出力される。

【0084】このようにして生成されたパルス長データ およびパルス振幅データは、これらのデータがパルス設 定データ生成部32aに入力された時点においてシリア ルデータに変換されて、各パルス幅変調回路1に出力さ れる。

【0085】次に、本実施形態におけるパルス幅変調回

23

るパルス幅変調回路1のブロック図である。図7において14aはD/Aコンバータを示しており、その他、図3と図7の同一符号は同一の構成要素を示している。

【0086】図7に示す本実施形態のパルス幅変調回路1は、パルス計数値S6がD/Aコンバータに入力されていない点において、図3に示す第1の実施形態のパルス幅変調回路1と異なっている。すなわち、図3におけるD/Aコンバータ14の出力信号S10は、パルス振幅データS8とクロック計数値S6の積に比例した信号として生成されるのに対し、図7に示すD/Aコンバータ14aの出力信号S10はパルス振幅データS8を単純にD/A変換して生成される。したがって、図3におけるD/Aコンバータを2つ用いたり、乗算器や除算器を用いなくても済むので、回路が簡略化されている。

【0087】図8は、第2の実施形態においてLED2に流れる電流の波形を示す図である。図8において、各波形図の縦軸は電流値を、横軸は時間を示しており、

(A) はパルス振幅の変化しない通常のパルス幅変調回路によるパルス電流の波形図を、(B), (C) および (D) は図7に示すパルス幅変調回路1によってLED 2に流れるパルス電流の波形図をそれぞれ示している。また、図8のSF1, SF2およびSF8は、それぞれ異なるサブフレーム期間を示している。さらに、図のPulse1, Pulse2およびPulse3は、それぞれパルス長の異なるパルス波形の例を示しており、波形Pulse1は波形図(B)のパルス波形と、波形Pulse2は波形図(C)のパルス波形と、波形Pulse2は波形図(C)のパルス波形とそれぞりしいパルス長を有している。また、図8のTはパルス波形の1周期の時間を示しており、T0~T3は時刻を示している。

【0088】時刻T0において、パルス周期カウンタ1 2がリセットされてパルス計数値S6が初期化される と、LED2に電流が流れて、LED2は発光を開始す る。ことのき、通常のパルス幅変調回路においては、波 形図(A)に示すように一定の電流がLED2に流れ る。一方、本実施形態のパルス幅変調回路1による波形 図(B)~(D)においては、サプフレーム期間ごとに LED2に流れるパルス電流の振幅が異なっており、時 間とともに各サプフレーム期間におけるパルス電流の振 幅は大きくなっている。ただし、各サプフレーム期間内 におけるパルス電流の振幅は一定であり、この点におい て図5の波形図(B)~(D)とは異なっている。すな わち、図3のD/Aコンバータ14においてはクロック 計数値S6の変化に応じて時間とともに出力信号S10 が変化し、これに伴いパルス電流の振幅も変化している が、図3のD/Aコンパータ14aにおいては各サブフ レーム期間毎に入力されるパルス振幅データS8に応じ た一定の出力信号S10が生成され、これによりサブフ

レーム期間内においてパルス電流の振幅は一定になっている。

【0089】時刻T1~T3において、パルス周期カウンタ12の計数値S6がパルス長データS7と等しくなると、データ比較回路11の信号S9はオフに設定され、これによりLED2の電流は流れなくなる。

【0090】なお、各サプワレーム期間の初期においてパルス電流が僅かな期間ゼロになっているが、これはシフトレジスタ13にデータが転送されている期間を示し10 ている。この期間においては、イネーブル信号S1がイネーブル状態になっているためにD/Aコンバータ12aの出力信号S10がオフ状態に設定され、LED2に電流が流れない。

【0091】図3の波形図(B)~(D)においてはパルス電流の時間的平均値が輝度データの2乗に比例する特性を有しているが、図8の波形図(B)~(D)においても、サブフレーム期間の数が適切に設定され、また位相値の変化に応じて各サブフレーム期間におけるパルス電流の振幅を適切に変化させるパルス振幅データが適切に設定されることによって、パルス電流の時間的平均値と輝度データの関係を所定の特性に近づけることができる。

【0092】図9は、第2の実施形態における発光輝度と輝度データの関係を示す図である。図9において、縦軸はLED2の発光輝度を、横軸は輝度データをそれぞれ示している。また、SF1~SF5はサブフレーム期間を示している。図9に示すように、サブフレーム期間SF1~SF5のそれぞれに対応してパルス振幅データが設定されて、パルス電流の振幅がサブフレーム期間とに異なる大きさとなることにより、発光輝度と輝度データは折れ線状のグラフで表される関係となる。この折れ線グラフがCRTのガンマ特性と近似するように、サブフレーム期間およびパルス振幅データが設定される。

【0093】なお、各サプフレームごとに設定されるパルス振幅データS8を、さらに各画素ごとに調節することによって、各LEDの個体差による特性のばらつきを補正させることができる。)また、各パルス幅変調回路1に設定されるパルス長データに各LEDのばらつきを補正させる前処理を行い、この処理を経たパルス長データを各パルス幅変調回路1に設定させることもできる。この場合にはD/Aコンバータ14aにLEDのばらつきを補正させるための細かな分解能は必要ないので、D/Aコンバータ14aをサブフレーム期間に応じた電流源に変更し、パルス振幅データS8によってこの電流源を切り換えてLED2を駆動させることもできる。このようにすることで、パルス幅変調回路1の回路を簡略化できる。

【0094】以上説明したように、本発明の第1の実施 形態に係るLEDディスプレイ装置によれば、パルス電 流の1周期における位相に応じたクロック計数値S6が

パルス周期カウンタ12において生成され、このクロッ ク計数値S6とパルス長データS7がデータ比較回路1 1において比較され、パルス電流の1周期における初期 位相、およびクロック計数値S6とパルス長データS7 が一致する位相において、データ比較回路1_1の信号S 9がオン状態またはオフ状態に変化し、D/Aコンバー タ14の出力信号S10がオン状態またはオフ状態とな ることによりLED2<u>にパルス電流</u>が流れる。また、デ ータ比較回路11の信号S9がオン状態のとき、D/A コンバータ14の出力信号S10はクロック計数値S6 に比例して変化するので、パルス電流の振幅はパルス電 流の位相に応じて変化する。これにより、輝度データの ビット数を増やしたり、輝度データに補正等の前処理を 施すことなく、輝度データとLEDの発光輝度の関係を CRTのガンマ特性に合わせることができる。また、こ れにより回路の規模を小さく抑えることができるので、 消費電力を少なくでき、安価に製造でき、装置を小型に できる。

【0095】また、本発明の第2の実施形態によれば、 サブフレームデータ生成部34において、各サブフレー 20 ム期間の初期位相と輝度データが指定する位相とがそれ ぞれ比較され、輝度データが指定する位相より進んでい るサブフレーム期間の初期位相と輝度データが指定する 位相との位相差に応じたパルス長データ、およびこのサ・ プフレーム期間に対応して設定されたパルス振幅データ が、このサプフレーム期間の初期位相において制御部3 から各パルス幅制御回路1に出力される。パルス長デー タおよびパルス振幅データの入力に応じて、パルス周期 カウンタ12において所定の初期値からクロックパルス の計数が開始され、データ比較回路11においてクロッ ク計数値S6とパルス長データS7が比較され、クロッ ク計数値 S 6 が所定の初期値およびパルス長データ S 7 と等しくなる時点において、データ比較回路11の信号 S9がオン状態またはオフ状態に変化し、D/Aコンバ ータ14の出力信号S10がオン状態またはオフ状態と なることによりLED2にパルス電流が流れる。また、 パルス電流の振幅はパルス振幅データS8に応じてサブ フレーム期間ごとに変化する。これにより、輝度データ のビット数を増やしたり、輝度データに補正等の前処理 を施すことなく、輝度データとLEDの発光輝度の関係 をCRTのガンマ特性に近似させることができる。ま た、第1の実施形態に比べて回路を簡略化できる。ま た、回路規模を小さく抑えることができるので、消費電 力を少なくでき、安価に製造でき、装置を小型にでき る。

[0096]

【発明の効果】本発明によれば、入力データに応じて変調した所定の周期のパルス信号を出力する変調回路において、入力データのピット数を増やしたり、入力データに補正等の前処理を施すことなく、入力データとパルス信号のパルス長を所定の特徴に合わせて設定することができ、例えばこの変調回路を用いたLEDなどによる画像表示装置においてCRTのガンマ特性を補正することができる。これにより回路の規模を小さく抑えることができる。

0 【図面の簡単な説明】

【図1】図1は、本発明に係るLEDディスプレイ装置のプロック図である。

【図2】図2は、第1の実施形態における制御部3の動作を説明するプロック図である。

【図3】図3は、第1の実施形態におけるパルス幅変調 回路1のプロック図である。

【図4】図4は、パルス幅変調回路1において入力および出力されるシリアルデータとイネーブル信号のタイミングチャートを示す図である。

20 【図5】図5は、第1の実施形態においてLED2に流れる電流の波形を示す図である。

【図6】図6は、第2の実施形態における制御部3の動作を説明するブロック図である。 、

【図7】図7は、第2の実施形態におけるパルス幅変調 回路1のプロック図である。

【図8】図8は、第2の実施形態においてLED2に流れる電流の波形を示す図である。

【図9】図9は、第2の実施形態における発光輝度と輝度データの関係を示す図である。


70 【図10】図10は、LEDディスプレイの画素を構成 するLEDの駆動回路を示す図である。


【図11】図11は、図10のLED200に流れる電流の波形を示す図である。


【図12】図12は、入力される信号レベルに対するLEDおよびCRTの輝度の関係を示す図である。

【符号の説明】

1…パルス幅変調回路、11…データ比較回路、12… パルス周期カウンタ、13…シフトレジスタ、14および14a…D/Aコンバータ、15…npnトランジス 40 夕、16aおよび16b…抵抗、17…AND回路、1 8…カウンタ、19…遅延回路、2…LED、3…制御部、31…データ入力部、32および32a…パルス設定データ生成部、33…クロック発生部、34…サブフレームデータ生成部、4…A/Dコンバータ、5…フレームメモリ。







[図7]

